兆易创新 嵌软 三面总结

有没有佬知道兆易创新合肥ic测试什么时候才有结果啊，国庆节之前就面了，状态一直没变

13mins1.自我介绍2.留肥发展原因？3.课题具体怎么实现？为什么这么做？有实践意义吗？4.项目：每块板块上的具体资源？设备还有哪些资源（比如电源）？用途？5.实际测过芯片吗？怎么测？测哪些东西？6.会不会画芯片时序？7.C语言：掌握多少？指针和数组的区别？8.NMOS是高电平导通还是低电平导通？NMOS的漏源电压对导通有影响吗？9.反问：需要做哪些准备，取提升匹配度？

#研究所笔面经互助#2024-09-18 （一面，忘记啥时候投递的了，打电话让我面试，给我说了个腾讯会议）  🤪 背景 本科双非/硕士985硕 本人的经历是（研电赛技术赛国二+企业赛第二名、研数模赛国三（本科国一），均团队主战+队长，两项发明专利+一软著），无实习经历，4段项目经历偏FPGA数字信号处理+高速接口。 🤔 面试感受一面技术面，感觉还不错，面试官人挺和蔼的（就记得这么多，太久忘了）。主要项目拷打，八股基本没问，一共二十多分钟。首先，还是经典自我介绍（三四分钟），然后看我简历项目挺多的，让我挑一个最熟悉的介绍，然后我就巴拉巴拉，声情并茂的介绍了，大概有五分钟左右，面试官全程在听没有打断问问题，以前面试都是有问题直接打断然后问我，我介绍完之后，问了我一些关于JESD204B和AURORA高速接口的问题，还有一些基础比如FPGA资源了之类的（真的太久了，都忘了），大概就结束了。总体面试感觉还不错，不过吧，好像g了，面试完就没消息了，老规矩，两周没消息默认g。

考研（如果考的上）的导师估计是搞FP寄A的（本人对嵌软没兴趣）学校来招FPGA的就看到了两家what can I say这辈子是跟IC跟FPGA杠上了属于是差不多就这样了断更ing