深圳佰维存储-助力芯片验证工程师
#通信硬件人笔面经互助#
2024-09-xx(忘记哪天投递的了😅)
2024-09-25 (8.6笔试)
2024-09-27 (一面)
🤪 背景
本科双非/硕士985硕
本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习经历,4段项目经历偏FPGA数字信号处理+高速接口。
🤔 面试感受
一面技术HR面大概30分钟,是一个看起来年龄不大的工程师,面试的时候我发现,好像和我做的不是很对口😅,他们做芯片封装测试的,大意了,报错岗位了?就抱着来都来了的心态面完了,总体来说还不错的。
首先,自我介绍(大概三四分钟吧),介绍完了以后,就是让我介绍一下我最熟悉的一个项目,介绍完他就说他们做的可能和我做的可能不太一样或者说,他们组不是做数字逻辑或者FPGA的😅(尴尬了不是😅),他们是做DDR封装测试的,正好看见我项目里有ddr,疯狂拷打DDR,都快拷打糊了,从定义(什么是DDR),到原理,再到应用,我说我主要是xilinx的DDR的IP去做存储,后面才没拼命拷打,捡回一条小命,真的给我拷打的汗流浃背😅,后面就正常反问流程,工作强度之类的,他让我回去考虑一下要不要做这份工作毕竟第一份工作对一个人挺重要的,大哥挺好的,点赞。
总体来说面试感觉还不错,面试官水平很高,人也不错。
2024-09-xx(忘记哪天投递的了😅)
2024-09-25 (8.6笔试)
2024-09-27 (一面)
🤪 背景
本科双非/硕士985硕
本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习经历,4段项目经历偏FPGA数字信号处理+高速接口。
🤔 面试感受
一面技术HR面大概30分钟,是一个看起来年龄不大的工程师,面试的时候我发现,好像和我做的不是很对口😅,他们做芯片封装测试的,大意了,报错岗位了?就抱着来都来了的心态面完了,总体来说还不错的。
首先,自我介绍(大概三四分钟吧),介绍完了以后,就是让我介绍一下我最熟悉的一个项目,介绍完他就说他们做的可能和我做的可能不太一样或者说,他们组不是做数字逻辑或者FPGA的😅(尴尬了不是😅),他们是做DDR封装测试的,正好看见我项目里有ddr,疯狂拷打DDR,都快拷打糊了,从定义(什么是DDR),到原理,再到应用,我说我主要是xilinx的DDR的IP去做存储,后面才没拼命拷打,捡回一条小命,真的给我拷打的汗流浃背😅,后面就正常反问流程,工作强度之类的,他让我回去考虑一下要不要做这份工作毕竟第一份工作对一个人挺重要的,大哥挺好的,点赞。
总体来说面试感觉还不错,面试官水平很高,人也不错。
全部评论
相关推荐
点赞 评论 收藏
分享
10-09 11:34
电子科技大学 数字IC前端设计 点赞 评论 收藏
分享