自测:模拟半导体FAE岗-你真的有机会?

国内几家T1梯队的模拟半导体企业是许多同学们都会首先考虑的,但是最经常招的只有FAE(工厂-生产制造这边除外;TSE面试人海茫茫,几率太低)。
作为相关人士:我现在针对经常开放HC的FAE(现场应用工程师)岗位进行几个硬条件说明,方便同学们快速自我筛选以便进行选择:
1、经验:最好是要有至少1年的硬件开发经验;
2、学历:至少硕士;并且本硕至少:985、211、双一流;国外的好学校(1年制硕士基本不太稳,建议自行斟酌);
3、项目:做过2个以上,具有一定难度的模拟方向硬件开发项目,并且你要在项目中负责原理图,芯片,元器件选型等工作内容;如果有工作经历的同学会占据更多优势,前提是你是做硬件开发工作内容的;
5、模拟电路基础知识:模拟电路的考研真题,试一试看看自己可以考多少分;
这些基本是硬性条件,各位同学可以进行自测;
PS:我很闲如果需要帮助或咨询欢迎随时和我聊天~#面试 面试技巧#春招 #硬件开发 现场应用工程师 外资企业#半导体行业 #模拟半导体#模拟电路#模拟ic##FAE##秋招##毕业季##模拟芯片##现场应用工程师#
全部评论
那ae呢?
点赞 回复 分享
发布于 07-19 15:17 上海

相关推荐

一面(1h)没让自我介绍,对着写的简历评价了一遍选一个收获最大的项目讲一下我就挑了项目里面跟并行计算相关度最高的一个讲了一下(硬件加速相关)项目追问:阵列的结构,数据流怎么设计的blahblah然后直接撕代码,不过挺简单的,我的题是计算32bit输入中1的个数(当时没想写什么优化,就写了简单的移位+计数+中间寄存)对我写的代码分析,然后说我这样设计需要的周期太多了,以及寄存器资源有点浪费,有没有考虑过组合逻辑我就说按位for循环加起来,但这样会不会时序过不了,然后就顺势问时序过不了怎么解决,加法器和寄存器的资源哪个占用多之类的blahblah然后就是设计和验证的基础知识,具体问了哪些记不太清了(大概有setup/hold time,亚稳态,cdc,异步fifo的读写时钟,覆盖率...)聊了会天,主要是看我简历上写正在学uvm,问我怎么学的,有没有做验证的项目,有没有上培训班(都没有),然后说理解应届生验证方面的水平都差不多啥的反问,问了一下并行计算硬件组是做什么的,面试官说加速芯片、gpgpu之类的blahblah(具体的忘了)二面(30min)自我介绍(把每个项目的框架都说了一下,感觉自己介绍的有点久了,但面试官还是很耐心的听完了,泪目)同样也是让我说一个最有挑战性的项目,我也还是说了硬件加速那个,然后追问,问的比一面深一点点围绕这个项目问了很多,比如如果以这个项目做验证要考虑怎么搭建验证平台,考虑怎样的激励;怎样的设计是好设计;有没有设计过异步电路,异步电路设计相比于同步电路需要注意些什么之类的verilog是怎么学习的,sv怎么学习的,遇到了什么困难(当时说call back机制学的有点吃力,就顺势问了call back的知识)基础知识,sv的面向对象编程有哪些特征,虚函数的作用blahblah性格问题,问自己的优点和缺点是什么,现在是怎么克服这个缺点的反问,问了一下面试官带的团队是做哪方面的工作,回答说他带的团队中主要是做验证,也有设计的部分;然后问如果自己进入他的团队会做什么样的工作,面试官问我自己的倾向,我说自己更喜欢sv所以可能偏向验证一点。阿里平头哥25届秋招进行中!公司介绍:平头哥半导体有限公司于2018年9月宣布成立,是阿里巴巴集团的全资半导体芯片业务主体。平头哥拥有端云一体全栈产品系列,涵盖数据中心芯片、IoT芯片等,实现芯片端到端设计链路全覆盖。🗳【招聘对象】在2024年11月1日-2025年10月31日期间毕业的同学。中国大陆(内地)以毕业证为准,中国港澳台及海外地区以学位证为准。🗳【岗位方向】芯片前端:芯片设计/验证/DFT工程师、计算机体系结构工程师。芯片软件:芯片软件工程师、测试开发工程师、嵌入式软件工程师、编译器与计算机体系结构开发工程师、AI算法工程师。芯片平台:硬件开发工程师、模拟设计工程师、芯片物理设计工程师、信号完整性/电源完整性工程师、ATE测试工程师。📍【工作地点】上海、北京、深圳、杭州、成都等🗳【内推链接】https://recruitment.t-head.cn/campus/qrcode/home?code=0Rp91oftiBMXUQEaLJ6mDQ%3D%3D(免填内推码,直接点击链接投递)大家投递完可以在评论区打上姓名缩写+岗位,我来确认有没有内推成功喽
平头哥
|
校招
|
超多精选岗位
点赞 评论 收藏
分享
点赞 4 评论
分享
牛客网
牛客企业服务