06-13 11:59 已编辑 武汉大学 FPGA工程师
关注
华为逻辑暑期实习投递记录
投了华子ICT的逻辑岗
3.15 投递
4.24 笔试
笔试就基础数电、少量射频题以及一些硬件八股，例如格雷码、地址线的计算、功耗、验证方法等。
5.17 一面（技术面）
面试官是个做了十多年FPGA的大佬，整个过程很轻松，面试官人很好。先是简单自我介绍，然后介绍项目，针对项目的内容面试官问了一些问题，例如用的哪个型号的FPGA，资源有多少，有没有做时序约束，做了哪些约束。整体不算问的很深入，基本几句话就能回答。然后再问一些逻辑的八股，例如跨时钟域单bit传输应该怎么做，回答要分时钟域是由慢到快还是由快到慢两种情况，分别为简单的异步锁存同步释放以及延长异步信号并带反馈的打拍。再问RAM有哪些，先是答SDRAM，然后面试官强调是FPGA内的RAM，看我有点懵，引导我说例如单口RAM之类的，然后我想起回答伪双口RAM，真双口RAM。还有一些基本的东西吧，例如NCO的实现原理等等。最后是手撕一道verilog，做一个简单的序列滤波。当时没怎么思考直接用状态机解的。面试官说思维很清晰，但是实际开发中其实不能有太多状态机，这个滤波简单的用always并行完成就行。总的来说一面问的还是比较容易的，不过总耗时一小时二十分钟，可能是我敲代码太慢了。
5.17 二面（主管面）
当时上午面完一面，下午就接到二面通知。面试官是做FPGA原型验证的，主要还是问项目内容（扒拉了半天项目的物理原理，似乎没太把面试官讲明白），之后经典问题做项目遇到的困难，怎么解决的？你对自己的评价是什么？大概二十分钟的样子面完了。
5.20 泡池子
6.12 offer到手
3.15 投递
4.24 笔试
笔试就基础数电、少量射频题以及一些硬件八股，例如格雷码、地址线的计算、功耗、验证方法等。
5.17 一面（技术面）
面试官是个做了十多年FPGA的大佬，整个过程很轻松，面试官人很好。先是简单自我介绍，然后介绍项目，针对项目的内容面试官问了一些问题，例如用的哪个型号的FPGA，资源有多少，有没有做时序约束，做了哪些约束。整体不算问的很深入，基本几句话就能回答。然后再问一些逻辑的八股，例如跨时钟域单bit传输应该怎么做，回答要分时钟域是由慢到快还是由快到慢两种情况，分别为简单的异步锁存同步释放以及延长异步信号并带反馈的打拍。再问RAM有哪些，先是答SDRAM，然后面试官强调是FPGA内的RAM，看我有点懵，引导我说例如单口RAM之类的，然后我想起回答伪双口RAM，真双口RAM。还有一些基本的东西吧，例如NCO的实现原理等等。最后是手撕一道verilog，做一个简单的序列滤波。当时没怎么思考直接用状态机解的。面试官说思维很清晰，但是实际开发中其实不能有太多状态机，这个滤波简单的用always并行完成就行。总的来说一面问的还是比较容易的，不过总耗时一小时二十分钟，可能是我敲代码太慢了。
5.17 二面（主管面）
当时上午面完一面，下午就接到二面通知。面试官是做FPGA原型验证的，主要还是问项目内容（扒拉了半天项目的物理原理，似乎没太把面试官讲明白），之后经典问题做项目遇到的困难，怎么解决的？你对自己的评价是什么？大概二十分钟的样子面完了。
5.20 泡池子
6.12 offer到手
全部评论
心事重重懒羊羊
蚌埠坦克学院 FPGA工程师
佬开奖了吗?我是ip base,hr打了一个电话之后就没消息了。现在也没offer。
offer来offer来啊啊啊
武汉大学 C++
校友，明天单板开发笔试😭好怕挂了
牛客949993222号
香港科技大学 电子工程师
佬投的是ict哪个部门的呀 base呢
哈哈哈哈怪
门头沟学院 FPGA工程师
借楼，有北京的ict数通逻辑的友友吗，有开了的没？现在都没消息，感觉泡没了
人狠话不多的代码渣渣很安静
电子科技大学 FPGA工程师
大佬，请问笔试有代码编程题吗？有的话是C还是Verilog
相关推荐
Keep公司氛围 24人发布
查看32道真题和解析
