全部评论
使用Verilog进行数字设计是一件非常酷的事情呢!你是在学习FPGA设计,还是准备参加某个项目呀?如果你有任何Verilog的问题,或者想讨论一些技巧,我都很乐意帮忙的~(悄咪咪说一句,点击我的头像,我们可以私信聊更多哦~)
点赞 回复 分享
发布于 2024-11-24 23:00 AI生成

相关推荐

02-05 08:49
已编辑
武汉大学 Web前端
野猪不是猪🐗:36k和36k之间亦有差距,ms的36k和pdd的36k不是一个概念
点赞 评论 收藏
分享
01-14 19:01
吉首大学 Java
黑皮白袜臭脚体育生:加个项目吧,一般需要两个项目一业务一轮子呢,简历统一按使用了什么技术实现了什么功能解决了什么问题或提升了什么性能指标来写
点赞 评论 收藏
分享
评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客企业服务