兆芯ic设计
1.自我介绍
2.ASIC设计流程(从架构到后端)
3.手撕四分频电路
4.clock gating怎么实现
5.竞争冒险概念,怎么避免竞争冒险,组合逻辑和时序逻辑两方面
6.跨时钟域分析,单比特,快到慢,慢到快
7.脉冲同步器怎么设计
8.讲项目(每个信号依次是代表什么)
9.异步fifo怎么设计,为什么用格雷码?加入用格雷码采到了错的,会有什么影响?
10.序列检测器怎么设计(不能用状态机)
11.红绿灯问题(我没听明白,完全不知道他说的啥)
2.ASIC设计流程(从架构到后端)
3.手撕四分频电路
4.clock gating怎么实现
5.竞争冒险概念,怎么避免竞争冒险,组合逻辑和时序逻辑两方面
6.跨时钟域分析,单比特,快到慢,慢到快
7.脉冲同步器怎么设计
8.讲项目(每个信号依次是代表什么)
9.异步fifo怎么设计,为什么用格雷码?加入用格雷码采到了错的,会有什么影响?
10.序列检测器怎么设计(不能用状态机)
11.红绿灯问题(我没听明白,完全不知道他说的啥)
全部评论
二面吗佬
base哪的,兄弟
相关推荐
11-08 17:42
北京航空航天大学 嵌入式软件开发 点赞 评论 收藏
分享
点赞 评论 收藏
分享