//面试官要求写出3和6交替的计数器，第一次计数3，第二次计数6，这样交替计数 module cnt(     input clk_80MHz,     input rst_n     ); //3和6的计数器 reg [2:0] cnt; reg [1:0] c_state, n_state; parameter state_0 = 0; parameter state_1 = 1; always @(posedge clk_80MHz&nbs***bsp;negedge rst_n) begin     if (!rst_n) begin         c_state &l...

奕斯伟内推码： 投递链接： https://neitui.italent.cn/eswin/sharejobs?shareId=c46c4a03-7d55-4446-b4cf-d32ffdcb8594 【产品企划/FAE/AE/系统工程师】 一面（Leader面）： 自我介绍 对当前芯片市场和环境的认知和理解（国内起步较晚，2019年后发展迅猛；国外分布稳定，主要以美国、台湾、欧洲和日韩等为主） 在校期间的课程(数电、模电、电路基础) 二极管、三极管和CMOS管的区别（模电基础） 校园经历（STAR分析法则） 产品的理解（产品...

还是感谢牛客，趁着这段时间比较有空多回顾一下自己的面试经历。做一个复盘。 上海维音信息 面试过程： 基本的网络七层结构划分到交换机的作用功能 如何做好现场的安全管理？能不能适应出差？现场出现题后怎么办？ 你在大学里感觉最有难度的一科是哪一科，通过了么，怎么解决的，还有经历里最有挑战性的事是什么事，如何应对的。 期望待遇岗位为什么适合 linux查看系统进程，passwd与shadow文件的关系TCP三次握手的详细描述 你没经验现在很难找到工作...

1.逻辑简化：Y=B+(~A)&(~C) + (~B)&(~C) 2.亚稳态状态是必须避免的，亚稳态现象可以导致如下后果（   ） A.降低系统可靠性 B.其它都是 C.功耗损失 D.引起芯片失败 3.假设输入信号X位宽为10bit，InputA位宽为5bit，InputB位宽为14bit，实现Y=X*Input A+ Input B功能，并要求不损失精度，那么输出信号Y位宽应不小于（   ） A.16bit B.29bit C.15 bit D.24bit 4.在SystemVerilo...

一面·技术面【20分钟】 乒乓FIFO是怎么工作的？ 时序约束中，关于端口的约束了解不？ AXI中大概介绍一下 异步FIFO是自己设计的嘛？ 异步FIFO的深度和什么有关？如果不考虑读写时钟频率的关系，异步FIFO的深度的设定一般有什么限制嘛？ 看我简历里面有说我了解SPI和I2C，问我是怎么实现这些接口协议的； 流水线是什么？大概描述一下 对于流水线传输，可能会出现一些冒险问题，有遇到过不？一般这种是怎么解决的？ 提问 a）请问后续的面试还是电话面嘛？ 二面·HR面【40分钟】 自我介绍 挑一个最有挑战性的项目讲讲 挑第一份工作的原则 你觉得学校和职场的区别？并谈谈你打算...

秋招当中，大佬众多，今天约稿了一位背景为FPGA的同学，看似看看他又有哪些经验和大家分享，本文主要分为三大部分。 1.背景和经验介绍 2.问答环节 3.面经 本科双非微电子专业，研究生读的211（但是非全，不过也是非定向统招考上来的），研究生专业是电子与通信工程。 研究方向：FPGA开发 本科入学的时候不太明白什么是微电子，那个时候专业都是家里人选的，说是好找工作，但是入学之后发现学的很杂，啥都学，啥都不通，那个时候其实上过fpga的课，但是是选修，没咋认真学。 研究生入学以后，专业是电子通信工程，分的方向是数字信号处理，没想到最后会做IC设计，其实研究生阶段一直用的赛灵思...