感觉项目有点啰嗦,什么“学习使用verilog语言”就别写了,直接写自己完成的部分就好。掌握的技能可以分在别的地方写。平心而论,项目似乎不是特别好,也没流片。
1 1

相关推荐

11-08 08:20
已编辑
门头沟学院 FPGA工程师
科大讯飞 硬件研发 28.4w
点赞 评论 收藏
分享
不愿透露姓名的神秘牛友
11-08 10:26
天翼云 FPGA开发 21x15+7 硕士985
点赞 评论 收藏
分享
牛客网
牛客企业服务