联发科数字芯片DFT面经

ai芯片业务发展太快，要大量补充人力缺口。base 西安/杭州/上海嵌入式软件开发、测试，前后端岗位，硬件岗位都招。院校范围很宽松，双非/985/211 都可以。已毕业有双证的同学速速来份简历#24届##社招##校招# #金九银十#

加入蔚来芯片研发团队，强芯铸魂，未来可期蔚来芯片研发团队致力于引领智能汽车高性能计算平台、多传感器融合系统、车载图像处理等尖端技术发展，我们专注于构建从架构到芯片设计的全栈自主研发能力。我们希望你：对芯片特别是高算力智能芯片有浓厚的兴趣，关注前沿科技发展及带来的行业影响，如人工智能、数字芯片设计和验证、集成系统开发等领域热爱思考，敢于挑战自我，具备敏捷的洞察力和逻辑思维能力认真负责，靠谱专研，善于沟通，有良好的团队合作意识每天定时看私信并一一回复，如果需要查询进度，私信找我，告知名字+投递岗位即可！投递后可私聊我编辑推荐语（描述工作能力、综合素质等）推荐语可让HR更快关注到候选人简历，提高内推...

［兆易创新］- 自我介绍- 做block level 和full chip level 的pr 分别遇到过什么困难，怎么解决的- pin assignment 需要注意什么- memory channel 定的多少，怎么定的面试时间比较短，专业问题问的不多，很大一部份时间在问我有投了什么公司、收到其他公司的offer 还会不会选择兆易创新、对公司的业务了解多少；面试结束后，又接到了面试官的电话问我意向地，我回答都可以😌目前已经进入人才库哈哈哈［长鑫存储］- 自我介绍- 项目模块的主频，在apr 时使用的时序优化方法- 项目用到的低功耗设计方法- 定制电路的时钟和系统时钟是否是异步的，在后端设计时做了什么处理- dft 相关的occ 电路面试时间也是非常短，总共2位面试官一起面，时长大约20分钟。反问阶段面试官介绍了他们后端部门的工作和我项目的apr flow 有一定差异，以及询问了我意向地。目前查看状态已经更新到签核评估，可是我只有一面，不知道这个状态是不是入池状态

45min左右？同芯的面试偏向于实战，会问一些实际遇到的问题。 问了下设计相关的项目以及risc-v。 cdc相关的一些基础知识，cdc解决了什么电路问题，asic/fpga中什么时候会遇到cdc问题。验证人员一般什么时候会遇到cdc问题但检查不出来？我回答是前仿有时候可能遇不到cdc问题，因为没skew，时钟树生成或者dc的rc model生成一个netlist做后仿的时候可能才会遇到cdc问题。 axi4相关的一些八股。 毛刺产生的原因，验证人员什么时候会遇到毛刺，怎么解决。 uvm各个组件的作用，以及如何进行通信。uvm_test和uvm env区别之类的，具体问题忘了。 最后主管介绍了...