平头哥面经
24暑期实习，芯片设计/验证/DFT岗
3.9 师兄内推投递，过了两周左右分配了部门（并行计算硬件组）
3.28 约第二天一面
3.29 一面（1h）
没让自我介绍，对着写的简历评价了一遍
- 选一个收获最大的项目讲一下我就挑了项目里面跟并行计算相关度最高的一个讲了一下（硬件加速相关）
- 项目追问：阵列的结构，数据流怎么设计的blahblah
- 然后直接撕代码，不过挺简单的，我的题是计算32bit输入中1的个数（当时没想写什么优化，就写了简单的移位+计数+中间寄存）
- 对我写的代码分析，然后说我这样设计需要的周期太多了，以及寄存器资源有点浪费，有没有考虑过组合逻辑我就说按位for循环加起来，但这样会不会时序过不了，然后就顺势问时序过不了怎么解决，加法器和寄存器的资源哪个占用多之类的blahblah
- 然后就是设计和验证的基础知识，具体问了哪些记不太清了（大概有setup/hold time，亚稳态，cdc，异步fifo的读写时钟，覆盖率...）
- 聊了会天，主要是看我简历上写正在学uvm，问我怎么学的，有没有做验证的项目，有没有上培训班（都没有
），然后说理解应届生验证方面的水平都差不多啥的
- 反问，问了一下并行计算硬件组是做什么的，面试官说加速芯片、gpgpu之类的blahblah（具体的忘了
）
接下来就是漫长的等待，官网上一直是面试中，等的那叫一个苦啊（投了好多其它公司都没消息，不是简历挂就是养🐟）
4.10 约4.14二面
4.14 二面（30min）
- 自我介绍（把每个项目的框架都说了一下，感觉自己介绍的有点久了，但面试官还是很耐心的听完了，泪目
）
- 同样也是让我说一个最有挑战性的项目，我也还是说了硬件加速那个，然后追问，问的比一面深一点点
- 围绕这个项目问了很多，比如如果以这个项目做验证要考虑怎么搭建验证平台，考虑怎样的激励；怎样的设计是好设计；有没有设计过异步电路，异步电路设计相比于同步电路需要注意些什么之类的
- verilog是怎么学习的，sv怎么学习的，遇到了什么困难（当时说call back机制学的有点吃力，就顺势问了call back的知识）
- 基础知识，sv的面向对象编程有哪些特征，虚函数的作用blahblah
- 性格问题，问自己的优点和缺点是什么，现在是怎么克服这个缺点的
- 反问，问了一下面试官带的团队是做哪方面的工作，回答说他带的团队中主要是做验证，也有设计的部分；然后问如果自己进入他的团队会做什么样的工作，面试官问我自己的倾向，我说自己更喜欢sv所以可能偏向验证一点（然后面试官说设计也要写sv呀，我直接不知道该怎么说了，尴尬的想挖个坑埋了自己
现在是等待面试结果，希望收到hr的电话呜呜呜，阿里爸爸带我走吧
