题解 | #四选一多路器#

这个题有两种我写了两种实现方式，第一种是是用sel[1:0]和mux_out的关系，列出真值表，然后写逻辑式。mux_out[1]是sel[1]和sel[0]的同或，mux_out[0]和sel[0]状态相同。

`timescale 1ns/1ns
module mux4_1(
input [1:0]d1,d2,d3,d0,
input [1:0]sel,
output[1:0]mux_out
);
//*************code***********//

assign mux_out[1:0] = {~(sel[0]^sel[1]),sel[0]};

//*************code***********//
endmodule

但是这种写法仅限于输入输出只有2位的信号，当位数变多之后就不再适用。

第二种写法就是题解中的大多数答案。

`timescale 1ns/1ns
module mux4_1(
input [1:0]d1,d2,d3,d0,
input [1:0]sel,
output[1:0]mux_out
);
//*************code***********//
 
assign mux_out[1:0] = sel[1]?(sel[0]?d0:d1):(sel[0]?d2:d3);
 
//*************code***********//
endmodule