华为-芯片工程师-技术面（二面）

二面：

1、了解uvm嘛？你认为设计和验证的区别是怎样的？

2、或者从另一个角度说，为什么reference model不能让设计的人员来写？

因为这很容易让DUT和reference model的功能自洽，没有比较的意义了。然后说了一堆黑盒白盒灰盒，网有点卡没听清楚。最重要的是要从两个不同的方面对DUT的功能进行对比，不能自洽。

3、你的控制器时钟比如从2G变到3G了，会对信号完整性造成什么影响？该怎么解决？

我就回答了个ODT，利用终端电阻吸收信号反射保证完整性（这也是JEDEC文档介绍的ODT的功能）。面试官说对这是

一种方法，还有别的吗？无。。。。

4、你的控制器有对DDR3进行training嘛？有calibration嘛？在控制器工作的时候上级接口会给你读写命令嘛（就是问我有没有状态信号给出）？这个状态信号是跨时钟域，怎么处理的？快到慢不会出现漏采嘛？

5、说一下常用的跨时钟域信号的同步方法吧。

6、手撕一个代码，你选设计还是验证？画出电路图写出关键代码。然后我就手撕了一下单比特快到慢跨时钟域反馈展宽电路。