题解 | #使用子模块实现三输入数的大小比较#

`timescale 1ns/1ns
module main_mod(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,
	input [7:0]c,
	
	output wire [7:0]d
);
    
//wire类型变量
    wire [7:0]data_temp1;
    wire [7:0]data_temp2;
//**************a,b中较小值给data_temp1****************************//    
    cpr cpr_inst1(
    .clk(clk),
    .rst_n(rst_n),
    .data_a(a),
    .data_b(b),
    .data_d(data_temp1)
    );

//*************a,c中较小值给data_temp2************************//
    cpr cpr_inst2(
    .clk(clk),
    .rst_n(rst_n),
    .data_a(a),
    .data_b(c),
    .data_d(data_temp2)
    );
    
//*************temp1,temp2中较小值给d************************//
    cpr cpr_inst3(
    .clk(clk),
    .rst_n(rst_n),
    .data_a(data_temp1),
    .data_b(data_temp2),
    .data_d(d)
    );
endmodule

//***********************sub model ******************************//
    module cpr(
        input clk,
        input rst_n,
        input [7:0]data_a,
        input [7:0]data_b,
        output reg [7:0]data_d
    );
        always @(posedge clk or negedge rst_n)begin
            if(!rst_n)
                data_d<=8'b0;
            else
                data_d<=(data_a<data_b)?data_a:data_b;
        end
    endmodule