【开卷】第30期 新华三2022数字芯片（设计验证后端）

1、格雷码在异步电路中的应用：

4bit宽的binary code与Gray code之间的转换公式如下：

reg[3.0]g：    //Gray code

reg[3.0]b：    //Binary code

g[0]=b[0]^b[1]：    b[3]=g[3]：

g[1]=b[1]^b[2]：    b[2]=g[3]^g[2]；

g[2]=b[2]^b[3]：    b[1]=g[3]^g[2]^g[1]；.

g[3]=b[3]：    b[0]=g[3]^g[2]^g[1]^g[0]；

a）设有两路异步clock：clk0，clk1，要求在ck0 domain产生一个4bit计数器，并把计数结果传输到ck1 domain（Fclk1>2*Fclk0），请用Verilog实现该设计：（20分）

如果计数器步进为2，即按照0->2->4->6->0这样的顺序循环，上述设计会存在什么问题?（5分）

2、编写一个深度为16的同步时钟FIFO，8bit数据位宽，会产生empty、full信号，写出verilog代码（15分）

其中，clk，din[2：0]为输入；out1，out2为输出。din[2：0]的值是随机的。

（1）请使用1个DFF，若干与，或，非门，实现上述功能，并画出电路图（10分）

（2）使用Verilog语言对上述电路进行描述。（15分）

4、静态时序分析

对于如下电路图：

1.求出该电路所能达到的最大频率? （10分）

2时钟频率为50M，该电路是否有时序违规?如果有，写出计算过程，并给出修改意见.（10分）

图中Timing参数解释：

Thold Hold time最小时间

TSu  Setup time最小时间

TCq  Clock-> Q delay

输入IN的Input Delay恒为0 5ns.