长鑫存储数字电路岗
本人集电专业水硕，拿到长鑫数字电路岗offer，但他们做dram的设计不是用Verilog，而是直接用管子搭。想问下前辈们有了解的不，对未来的发展以及工作情况，大概是个什么样的情况。（今年给的是真的高，而且我也是合肥人，所以还是蛮心动的）
#校招##长鑫存储#
#校招##长鑫存储#
2021-09-04 09:02 电子科技大学 FPGA工程师
关注
全部评论
牛客571576731号
中国地质大学（武汉） FPGA工程师
我也收到了长鑫的数字ic设计offer，也有点担心不用Verilog而是直接拿管子搭电路，会不会以后不好跳槽😂
牛客801451174号
安徽大学 芯片研发
私聊详细谈谈
原味苏打
电子科技大学 FPGA工程师
拿管子搭，确实不好跳槽
牛牛要小试牛刀
北京理工大学 数字IC前端设计
我也长鑫合肥数字电路已OC，可以聊下嘛？
在吃瓜的螺狮粉很喜欢耍游戏
门头沟学院 soc前端设计
想请教一下，数字电路岗面试问了哪些专业问题呢
害怕一个人的修勾在记录秋招
南京大学 数字IC前端设计
请问可以分享一面面经吗
相关推荐
查看3道真题和解析 
努力跨行专业的老菜鸡：合肥base问学长说是电路所在的pdc还行，995作息，平均部门月加班60出头，65h左右。op就真的很离谱了，td也还可以。（不过我问的是模拟电路和验证设计部门的学长，但是和数字电路是一个大部门
长鑫存储工作强度 69人发布 
投递长鑫存储等公司10个岗位 点赞 评论 收藏
分享
长鑫存储二面24人在聊 点赞 评论 收藏
分享
不愿透露姓名的神秘牛友
11-01 14:50
长鑫存储 工艺工程 18500x15 硕士海归 点赞 评论 收藏
分享