题解 | #加减计数器#

加减计数器

http://www.nowcoder.com/practice/9d50eb2addaf4a37b7cd5a5ee7b297f6

  1. 题目的testbench要求输出都延后一个时钟,因此增加一个寄存器tmp来暂存计数。
  2. 根据mode来判断计数何时跳变;zero输出时刻在tmp为0的下一周期,因此用tmp==0来判断。

完整代码:

`timescale 1ns/1ns

module count_module(
	input clk,
	input rst_n,
	input mode,
	output reg [3:0]number,
	output reg zero
	);
    reg[3:0] tmp;
    always@(negedge rst_n or posedge clk)begin
        if(~rst_n)
            tmp <= 0;
        else if(mode)
            tmp <= tmp==9? 0: tmp+1;
        else if(~mode)
            tmp <= tmp==0? 9: tmp-1;
    end
    
    always@(negedge rst_n or posedge clk)begin
        if(~rst_n)
            number <= 0;
        else
            number <= tmp;
    end
    
    always@(negedge rst_n or posedge clk)begin
        if(~rst_n)
            zero <= 0;
        else if(tmp==0)
            zero <= 1;
        else
            zero <= 0;
    end
    
endmodule
全部评论

相关推荐

07-03 16:02
门头沟学院 Java
今天面试,非常紧张,面试官问我springboot有哪些核心模块都答不上来了,真的对自己无语了!
程序员小白条:28届我勒个去,很多人面试都没机会
查看1道真题和解析
点赞 评论 收藏
分享
评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务