题解 | #多功能数据处理器#

/简单的if else即可满足，需要注意的是每个判断都尽可能的用begin end 进行框死，以免运行时出现误判的问题/ `timescale 1ns/1ns module data_minus( input clk, input rst_n, input [7:0]a, input [7:0]b,

output  reg [8:0]c

); always @(posedge clk or negedge rst_n) begin if(!rst_n) begin c<=0; end else begin if(a>b) begin c<=a-b; end else begin c<=b-a; end end end endmodule