module data_select(    input clk,    input rst_n,    input signed[7:0]a,    input signed[7:0]b,    input [1:0]select,    output reg signed&n...

`timescale 1ns/1nsmodule data_cal(input clk,input rst,input [15:0]d,input [1:0]sel,output [4:0]out,output validout);//*************code***********//reg [4:0]   out_r;reg   validout_r;reg [15:0]  data_temp_r;alw...

`timescale 1ns/1nsmodule multi_sel(input [7:0]d ,input clk,input rst,output reg input_grant,output reg [10:0]out);//*************code***********//parameter   IDLE    =   3'd0;parameter  &nbs...