题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-10-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL68 |
同步FIFO
|
2024-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2024-10-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-10-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2024-10-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2024-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2024-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2024-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-09-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-09-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-09-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-09-29
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: