`timescale 1ns/1ns module seq_circuit( input C , input clk , input rst_n, output wire Y ); reg q1, q0; assign Y = (q1 & q0) | (~q0 & q1 & C); always@(posedge clk or negedge rst_n) begin if(!rst_n) begin ...