在喝茶的三文鱼很积极 level
获赞
4
粉丝
0
关注
4
看过 TA
14
华南理工大学
2024
IC验证工程师
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL38
自动贩售机1
2023-11-01
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-11-01
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-11-01
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-10-31
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-10-31
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-10-31
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-10-31
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-10-31
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-10-30
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-10-30
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-10-30
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-10-30
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-10-30
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-10-30
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-10-30
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-10-30
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-10-30
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2023-10-30
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2023-10-30
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2023-10-30
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务