jeacy1 level
获赞
6
粉丝
0
关注
2
看过 TA
6
中国人民解放军国防科技大学
2023
数字IC前端设计
IP属地:湖南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL65
状态机与时钟分频
2022-09-17
答案正确
< 1ms
0K
Verilog
VL75
求最小公倍数
2022-09-16
答案正确
< 1ms
0K
Verilog
VL69
脉冲同步器(快到慢)
2022-05-04
答案正确
< 1ms
0K
Verilog
VL71
乘法与位运算
2022-05-04
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2022-05-04
答案正确
< 1ms
0K
Verilog
VL74
异步复位同步释放
2022-05-03
答案正确
< 1ms
0K
Verilog
VL70
序列检测器(Moore型)
2022-05-03
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2022-05-03
答案正确
< 1ms
0K
Verilog
VL72
全加器
2022-05-03
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2022-05-03
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2022-05-03
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2022-05-03
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2022-04-29
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-04-29
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-04-29
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2022-04-29
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2022-03-21
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-03-21
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2022-03-21
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-03-20
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务