offer救我。。。 level
获赞
1
粉丝
3
关注
7
看过 TA
0
吉林大学
2023
嵌入式工程师
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL34
整数倍数据位宽转换8to16
2023-07-14
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-07-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-07-14
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-14
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-07-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-07-14
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-07-14
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-07-12
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-07-12
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-07-12
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务