题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL8 |
使用generate…for语句简化代码
|
2022-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2022-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2022-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-06-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2022-06-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2022-06-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL69 |
脉冲同步器(快到慢)
|
2022-06-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2022-06-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL68 |
同步FIFO
|
2022-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL68 |
同步FIFO
|
2022-06-18
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: