lucas_fengqw level
获赞
11
粉丝
3
关注
21
看过 TA
181
东北大学
2024
集成电路IC设计
IP属地:辽宁
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL31
数据累加输出
2023-04-10
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-03-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-03-07
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-03-07
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-03-07
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-03-07
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-03-07
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-03-05
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-03-03
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-03-03
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-03-02
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务