题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL70 |
序列检测器(Moore型)
|
2024-10-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2024-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2024-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2024-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-06-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2024-06-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-04-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-04-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-04-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-04-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-04-17
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: