题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL67 |
十六进制计数器
|
2023-10-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-10-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-10-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-10-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: