题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL46 |
同步FIFO
|
2022-06-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2022-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2022-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2022-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2022-06-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2022-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2022-06-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2022-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2022-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2022-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2022-06-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2022-06-08
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: