题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL27 |
不重叠序列检测
|
2024-08-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-08-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-08-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-08-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-08-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-08-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2024-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2024-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2024-08-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-08-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-08-05
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: