题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL35 |
状态机-非重叠的序列检测
|
2024-06-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-04-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-04-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2024-04-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-04-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-04-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-04-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-04-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-04-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2024-04-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2024-04-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2024-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2024-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2024-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2024-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2024-03-20
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: