题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL48 |
多bit MUX同步器
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2023-11-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-11-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2023-11-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2023-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2023-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2023-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-10-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-10-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2023-10-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2023-10-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: