不重叠序列检测 1. 不重叠 2. 状态机 idle：cnt计数，0-5；用于统计序列，6个一组；buffer缓存5个序列 yes：此状态match=1 no：此状态not=1 转换条件 cnt=5，此时buffer5个序列满了，同时加上当前data组成6位序列，再与011-100比较得出结果进入yes，no或者idle 易错点 1.需要分清使用nxstate还是state 2.与011100比较的缓冲序列 3.序列不间断输入（这个我出错了，我只在idle状态缓存序列，应该把这个条件删除）

重点 1，连续 2.无关项 我认为和连续输入序列的唯一区别就是比较的范围变了，仍然是缓冲和比较逻辑 易错点 1.match归0处理 2.比较高三位和低三位的顺序问题

题意：连续输入序列检测 1. 连续 个人认为可以采用缓冲输入序列（8位reg），并和目标序列（‘b0111-0001）对比。 容易出错点 1.match归0处理 2.序列移位方向

reg不一定能够变为寄存器，如果组合逻辑描述不完整就会综合成锁存器

#verilog语法 verilog命名规则，1. 首字符必须为字母或者下划线2. 其余可选字符为数字，字母，$，（下划线）_，3. 区分大小写

2道verilog并且复习一下apb

完成一个排序和时钟奇分频

刷了一个窄带传输，一个自助贩卖机。非对齐数据输入对齐数据输出关键点：数据缓存大小1.将非对齐数据转化为对齐数据2.同周期进行字节计数3.多种数据输出的可能

sta能覆盖所有有时序路径，不能覆盖所有路径

刷题遇到的错误1. 时序基本都能对上，逻辑也对。此时需要找的错误就是每个输出信号对照2.经过对照发现valid信号没问题的时候，这个时候问题往往就是数据出现了问题，而且此时的逻辑基本正确3.处理数据出现问题，首先确认在有效时候的格式，再对照无效时的数据格式

今天做了一些题，还行吧，有点晕

产生hold违例原因：布线导致captur clk延迟，1.更换布线方案：尝试修缮时钟的布线延迟2.看违例clk的是否可以增加bufg3.增加逻辑延迟

产生hold违例原因：布线导致captur clk延迟，1.更换布线方案：尝试修缮时钟的布线延迟2.看违例clk的是否可以增加bufg3.增加逻辑延迟

打卡，刷了俩道verilog，有很多问题。第一个题目没看懂题解，需要注意输出和输入之间差了几个周期。第二个不定位宽的串并转换，需要找公倍数，之后就是时许和特殊点的处理了