高低起跌亦照行 level
获赞
1
粉丝
0
关注
5
看过 TA
13
门头沟学院
2023
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL59
根据RTL图编写Verilog程序
2024-09-05
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-09-05
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-09-05
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2024-09-05
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-09-05
答案正确
< 1ms
0K
Verilog
VL11
多位信号
2023-08-08
答案正确
< 1ms
0K
Verilog
VL10
逻辑运算2
2023-08-08
答案正确
< 1ms
0K
Verilog
VL9
模拟逻辑芯片
2023-08-08
答案正确
< 1ms
0K
Verilog
VL8
逻辑运算
2023-08-08
答案正确
< 1ms
0K
Verilog
VL7
XOR 门
2023-08-08
答案正确
< 1ms
0K
Verilog
VL6
NOR 门
2023-08-08
答案正确
< 1ms
0K
Verilog
VL5
与门
2023-08-08
答案正确
< 1ms
0K
Verilog
VL4
反相器
2023-08-08
答案正确
< 1ms
0K
Verilog
VL3
多wire连接
2023-08-08
答案正确
< 1ms
0K
Verilog
VL2
wire连线
2023-08-08
答案正确
< 1ms
0K
Verilog
VL1
输出1
2023-08-08
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2022-04-19
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2022-04-18
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2022-04-17
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-04-17
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务