题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL68 |
同步FIFO
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-07-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-07-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-07-13
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: