第1001个昵称 level
获赞
0
粉丝
0
关注
1
看过 TA
10
浙江大学
2024
数字IC前端设计
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
EP9
嵌入式小端转大端
2023-03-16
答案正确
4ms
436K
C
EP10
嵌入式不用排序找数字
2023-03-16
答案正确
4ms
532K
C
EP10
嵌入式不用排序找数字
2023-03-16
答案正确
4ms
416K
C
EP10
嵌入式不用排序找数字
2023-03-16
答案正确
4ms
432K
C
EP11
嵌入式结构体对齐
2023-03-16
答案正确
3ms
424K
C
EP8
嵌入式机器的大小端
2023-03-16
答案正确
3ms
296K
C
EP7
嵌入式字符串所占空间
2023-03-16
答案正确
3ms
484K
C
EP7
嵌入式字符串所占空间
2023-03-16
答案正确
3ms
420K
C
EP6
嵌入式连续申明的指针
2023-03-16
答案正确
3ms
428K
C
EP5
嵌入式会改变的指针
2023-03-16
答案正确
3ms
544K
C
EP4
嵌入式关键字const
2023-03-16
答案正确
3ms
520K
C
EP3
嵌入式牛牛疑惑的变量
2023-03-16
答案正确
3ms
388K
C
EP2
嵌入式宏空间坐标数量
2023-03-16
答案正确
3ms
292K
C
VL20
数据选择器实现逻辑电路
2023-03-10
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2023-03-10
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2023-03-10
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2023-03-10
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2023-03-10
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2023-03-09
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-03-09
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务