檬檬巴斯克芝芝库可冰 level
获赞
1
粉丝
0
关注
7
看过 TA
119
哈尔滨工程大学
2024
数字IC前端设计
IP属地:山东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL32
非整数倍数据位宽转换24to128
2023-09-17
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-07-29
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-06-30
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-06-26
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-06-26
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-06-26
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-06-25
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-06-25
答案正确
< 1ms
0K
Verilog
VL44
根据状态转移写状态机-二段式
2023-06-24
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2023-06-24
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-06-24
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-06-23
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-06-23
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-21
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-06-21
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-06-21
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-06-20
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-06-20
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-04-09
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-04-07
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务