雨雨-SEU level
获赞
45
粉丝
2
关注
21
看过 TA
23
东南大学
2023
FPGA工程师
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL37
时钟分频(偶数)
2022-08-10
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2022-08-10
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2022-08-10
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-08-10
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2022-08-10
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-08-10
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-08-09
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-08-09
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-08-09
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-08-09
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-08-09
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-08-09
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-08-09
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务