完整一点的可用使用状态机，不过这个题目状态比较简单，也可以不用状态机。 注意区分不同时刻做不同的计算。 `timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code***********//     reg [1:0]...