`timescale 1ns/1ns module huawei8//四位超前进位加法器 (     input wire [3:0]A,     input wire [3:0]B,     output wire [4:0]OUT );     wire [3:0] P;     wire [3:0] G;     reg [4:0] temp;     assign P=A^B; &nbs...

`timescale 1ns/1ns module sequence_detect(     input clk,     input rst_n,     input a,     output reg match     );          parameter S0 =10'b0000_0000_01;     para...

`timescale 1ns/1ns //yysyrst_n一般是高信号复位，但是这个是低信号复位，但是不影响。 module pulse_detect( input clk_fast , input clk_slow , input rst_n , input data_in , output dataout ); reg reg1_clk1; reg reg1_clk2; reg reg2_clk2; reg reg3_clk2; always@(posedge clk_fast or negedge rst_n) begin ...

`timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q ); //**code// reg Q1; always @(posedge clk or negedge rst) begin if(!rst) Q1<=1'b0; else if(data==1'b1) Q1<=~Q1; //Q=T&~q+Q&~T,T触发器真值 else Q1<=Q1; end always @(posedge clk or negedge rst) begin if(!rst) q...

`timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); //**code// reg [1:0] temp; always@(*) begin case(sel) 2'b00: temp =d3; 2'b01: temp =d2; 2'b10: temp =d1; 2'b11: temp =d0; default :temp=0; endcase end assig...