题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
HJ1 |
字符串最后一个单词的长度
|
2024-09-10
|
答案正确
| 2ms | 344K | C | |
VL46 |
同步FIFO
|
2022-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2022-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL47 |
格雷码计数器
|
2022-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-07-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2022-07-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
四选一多路器
|
2022-07-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2022-07-11
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: