Eeeellison - 个人主页刷题动态

VL9	使用子模块实现三输入数的大小比较	2022-05-28	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2022-05-28	答案正确	< 1ms	0K	Verilog	题解
VL62	序列发生器	2022-05-27	答案正确	< 1ms	0K	Verilog	题解
VL59	根据RTL图编写Verilog程序	2022-05-27	答案正确	< 1ms	0K	Verilog	题解
VL44	根据状态转移写状态机-二段式	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL43	根据状态转移写状态机-三段式	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL40	占空比50%的奇数分频	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL37	时钟分频（偶数）	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL30	数据串转并电路	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL29	信号发生器	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL28	输入序列不连续的序列检测	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL26	含有无关项的序列检测	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2022-05-26	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2022-05-24	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2022-05-24	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2022-05-24	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2022-05-24	答案正确	< 1ms	0K	Verilog	题解
VL15	优先编码器Ⅰ	2022-05-24	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：