题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL40 |
占空比50%的奇数分频
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-05-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2024-05-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2024-05-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2024-04-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-04-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-04-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-04-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL52 |
加减计数器
|
2024-04-21
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: