题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL35 |
状态机-非重叠的序列检测
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2022-09-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2022-09-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-09-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-09-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2022-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2022-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2022-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2022-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2022-06-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2022-06-30
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: