Yahoos level
获赞
1
粉丝
2
关注
5
看过 TA
27
重庆邮电大学
2025
FPGA工程师
IP属地:重庆
小小菜鸟
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL32
非整数倍数据位宽转换24to128
2024-06-21
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-06-19
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-06-19
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-06-19
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-06-17
答案正确
< 1ms
0K
Verilog
VL56
流水线乘法器
2024-06-17
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-05-28
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-05-28
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-05-27
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2024-05-27
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2024-05-20
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2024-05-20
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2024-05-17
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-16
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-16
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-16
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-05-06
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-05-06
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-06-28
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-06-28
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务