题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL63 |
并串转换
|
2023-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2023-10-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2023-10-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2023-10-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2023-10-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-10-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-10-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-10-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
用优先编码器①实现键盘编码电路
|
2023-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL19 |
使用3-8译码器①实现逻辑函数
|
2023-10-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2023-10-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-10-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
数据选择器实现逻辑电路
|
2023-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2023-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2023-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-09-24
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: