牛客226851481号 level
获赞
0
粉丝
3
关注
2
看过 TA
10
西安电子科技大学
2025
FPGA工程师
IP属地:天津
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL37
时钟分频(偶数)
2024-10-16
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-10-16
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-10-16
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-10-16
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-10-16
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-10-16
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-10-16
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-10-15
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-10-15
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-10-15
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-10-15
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-10-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-10-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-10-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-10-15
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-10-15
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-10-15
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-10-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-06-23
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-06-23
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务