牛客185144993号 level
获赞
1
粉丝
0
关注
7
看过 TA
4
中南大学
2023
硬件开发
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL32
非整数倍数据位宽转换24to128
2023-02-11
答案正确
< 1ms
0K
Verilog
EP3
嵌入式牛牛疑惑的变量
2022-08-25
答案正确
3ms
396K
C
EP2
嵌入式宏空间坐标数量
2022-08-25
答案正确
3ms
304K
C
EP1
嵌入式牛牛宏大小
2022-08-25
答案正确
3ms
408K
C
VL60
使用握手信号实现跨时钟域数据传输
2022-04-26
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-04-03
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-04-03
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-04-03
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-04-03
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-04-03
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-04-03
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-04-02
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-04-02
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-04-01
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-04-01
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-04-01
答案正确
< 1ms
0K
Verilog
VL20
数据选择器实现逻辑电路
2022-04-01
答案正确
< 1ms
0K
Verilog
VL19
使用3-8译码器①实现逻辑函数
2022-04-01
答案正确
< 1ms
0K
Verilog
VL18
实现3-8译码器①
2022-04-01
答案正确
< 1ms
0K
Verilog
VL17
用3-8译码器实现全减器
2022-04-01
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务