题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL36 |
状态机-重叠序列检测
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-09-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2022-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2022-08-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2022-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2022-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2022-06-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2022-06-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2022-06-08
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: