牛客134977401号 level
获赞
17
粉丝
2
关注
2
看过 TA
274
长沙理工大学
2024
数字IC前端设计
IP属地:湖南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL71
乘法与位运算
2023-02-27
答案正确
< 1ms
0K
Verilog
VL77
编写乘法器求解算法表达式
2023-02-27
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2023-02-27
答案正确
< 1ms
0K
Verilog
VL72
全加器
2023-02-27
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2023-02-23
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2023-02-23
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2023-02-23
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2023-02-23
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2023-02-23
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2023-02-23
答案正确
< 1ms
0K
Verilog
EP1
嵌入式牛牛宏大小
2022-09-07
答案正确
4ms
456K
C
VL27
不重叠序列检测
2022-07-16
答案正确
< 1ms
0K
Verilog
VL50
简易秒表
2022-07-16
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-07-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-07-16
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2022-07-16
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2022-07-16
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2022-07-13
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2022-07-13
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2022-06-28
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务