拉赫 level
获赞
6
粉丝
1
关注
9
看过 TA
141
南京外国语学校
2025
FPGA工程师
IP属地:江苏
低技术力玩家
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL28
输入序列不连续的序列检测
2024-05-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-05-15
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2024-05-14
答案正确
< 1ms
0K
Verilog
VL74
异步复位同步释放
2024-05-14
答案正确
< 1ms
0K
Verilog
VL73
串行进位加法器
2024-05-14
答案正确
< 1ms
0K
Verilog
VL72
全加器
2024-05-14
答案正确
< 1ms
0K
Verilog
VL71
乘法与位运算
2024-05-14
答案正确
< 1ms
0K
Verilog
VL70
序列检测器(Moore型)
2024-05-14
答案正确
< 1ms
0K
Verilog
VL69
脉冲同步器(快到慢)
2024-05-13
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2024-05-13
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-05-11
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-05-11
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-05-11
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-05-11
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2024-05-11
答案正确
< 1ms
0K
Verilog
VL61
自动售卖机
2024-05-11
答案正确
< 1ms
0K
Verilog
VL61
自动售卖机
2024-05-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-10
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-05-10
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-05-09
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务